熱拔插系統(tǒng)必須使用電源緩啟動(dòng)設(shè)計(jì)，熱拔插系統(tǒng)在單板插入瞬間，單板上的電容開(kāi)始充電。因?yàn)殡娙輧啥说碾妷翰荒芡蛔?，?huì)導(dǎo)致整個(gè)系統(tǒng)的電壓瞬間跌落。同時(shí)因?yàn)殡娫?u>阻抗很低，充電電流會(huì)非常大，快速的充電會(huì)對(duì)系統(tǒng)中的電容產(chǎn)生沖擊，易導(dǎo)致鉭電容失效。

如果系統(tǒng)中采用保險(xiǎn)絲進(jìn)行過(guò)流保護(hù)， 瞬態(tài)電流有可能導(dǎo)致保險(xiǎn)絲熔斷， 而選擇大電流的保險(xiǎn)絲會(huì)使得在系統(tǒng)電流異常時(shí)可能不熔斷，起不到保護(hù)作用。所以，在熱拔插系統(tǒng)中電源必須采用緩啟動(dòng)設(shè)計(jì)，限制啟動(dòng)電流，避免瞬態(tài)電流過(guò)大對(duì)系統(tǒng)工作和器件可靠性產(chǎn)生影響。

1、LDO

在壓差較大或者電流較大的降壓電源設(shè)計(jì)中，建議采用開(kāi)關(guān)電源，避免使用 LDO采用線性電源（包括 LDO）可以得到較低的噪聲，而且因?yàn)槭褂煤?jiǎn)單，成本低，所以在單板上應(yīng)用較多。FPGA 內(nèi)核電源、某些電路板上射頻時(shí)鐘部分的電源等都使用線性電源從更高電壓的電源上調(diào)整得到。線性電源的基本原理如圖所示。

輸出電壓經(jīng)過(guò)采樣后和參考電源（由晶體管帶隙參考源或者齊納二極管提供）進(jìn)行減法運(yùn)算，差值經(jīng)過(guò)放大后控制推動(dòng)管上的電壓降V dropout =V output -V input ， 使得當(dāng) V input 變化或者負(fù)載電流變化導(dǎo)致 V output 變化時(shí)，通過(guò) V dropout 的變化保證 V output 的穩(wěn)定。

由圖中可見(jiàn)，負(fù)載電流全部流過(guò)調(diào)整管，而輸入電壓和輸出電壓之間的差異全部都加在調(diào)整管上。調(diào)整管上耗散的功率為 V dropout *I。當(dāng)電壓差較大時(shí)，或者負(fù)載電流較大時(shí)，穩(wěn)壓器將承受較大的功率耗散。

LDO必須計(jì)算熱耗并滿足降額規(guī)范另外，輸入的電源提供的功率為 V input *I，即采用線性電源時(shí)電源功率的計(jì)算不能使用負(fù)載電壓和電流的乘積計(jì)算，必須采用線性電源輸入電壓和負(fù)載電流的乘積計(jì)算采用線性電源時(shí)電源功率的計(jì)算不能使用負(fù)載電壓和電流的乘積計(jì)算，必須采用線性電源輸入電壓和負(fù)載電流的乘積計(jì)算。必須經(jīng)過(guò)計(jì)算和熱仿真確保系統(tǒng)的正常工作。

例如采用 1 只 TO-263 封裝的 LDO 將電壓從 3.3V 降到 1.2V，負(fù)載電流為 1.5A，負(fù)載上耗散的功率為 1.8W。此時(shí) LDO 上承擔(dān)了 2.1V 壓降，耗散的功率 3.15W，3.3V 電源提供的功率為 4.95W！封裝的熱阻約為 40℃/W，則如果不采取任何散熱措施，則溫升能夠達(dá)到約 120℃。對(duì) LDO 必須通過(guò)熱仿真確定合適的散熱措施，并且在 3.3V 電源在預(yù)算中必須能夠提供 1.5A 的電流（或者 5W 以上的功率） ，保證系統(tǒng)的工作正常。采用開(kāi)關(guān)電源能夠達(dá)到很高的效率，對(duì)大電流及大壓差的場(chǎng)合，推薦采用開(kāi)關(guān)電源進(jìn)行轉(zhuǎn)換。如果電路對(duì)紋波要求較高， 可以采用開(kāi)關(guān)電源和線性電源串聯(lián)使用的方法， 采用線性電源對(duì)開(kāi)關(guān)電源的噪聲進(jìn)行抑制。

2、LDO 輸出端濾波電容選取時(shí)注意參照手冊(cè)要求的最小電容、電容的 ESR/ESL 等要求確保電路穩(wěn)定。推薦采用多個(gè)等值電容并聯(lián)的方式，增加可靠性以及提高性能DO 輸出電容為負(fù)載的變化提供瞬態(tài)電流，同時(shí)因?yàn)檩敵鲭娙萏幱陔妷悍答佌{(diào)節(jié)回路之中，在部分 LDO 中，對(duì)該電容容量有要求以確保調(diào)節(jié)環(huán)路穩(wěn)定。該電容容量不滿足要求，LDO 可能發(fā)生振蕩導(dǎo)致輸出電壓存在較大紋波。多個(gè)電容并聯(lián)，以及對(duì)大容量電解電容并聯(lián)小容量的陶瓷電容，有利于減少 ESR 和 ESL，提高電路的高頻性能，但是對(duì)于某些線性穩(wěn)壓電源，輸出端電容的 ESR 太低，也可能會(huì)誘發(fā)環(huán)路穩(wěn)定裕量下降甚至環(huán)路不穩(wěn)定。

3、濾波電容

（1） 電源濾波可采用 RC 、LC 、π 型濾波。電源濾波建議優(yōu)選磁珠，然后才是電感。同時(shí)電阻、電感和磁珠必須考慮其電阻產(chǎn)生的壓降對(duì)電源要求較高的場(chǎng)合以及需要將噪聲隔離在局部區(qū)域的場(chǎng)合， 可以采用無(wú)源濾波電路。在采用無(wú)源濾波電路時(shí)，推薦采用磁珠進(jìn)行濾波。磁珠和電感的主要區(qū)別是，電感的Q值較高，而磁珠在高頻情況下呈阻性，不易發(fā)生諧振等現(xiàn)象。

電感加工精度較高，而磁珠加工精度相對(duì)較低，成本也較便宜。在選擇濾波器件時(shí)，優(yōu)選磁珠。選擇電阻和電容構(gòu)成無(wú)諧振的一階 RC 低通濾波器，但是該電路只能應(yīng)用于電流很小的情況。負(fù)載電流將在電阻上形成壓降，導(dǎo)致負(fù)載電壓跌落。無(wú)論是采用何種濾波器，都需要考慮負(fù)載電流在電感、磁珠或者電阻上的壓降，確認(rèn)濾波后的電壓能夠滿足后級(jí)電路工作的要求。

例如在某單板鎖相環(huán)路設(shè)計(jì)中采用了一階 RC 濾波器，濾波電阻選擇12 歐姆。鎖相環(huán)中 VCXO 的工作電流約為 30mA，在濾波電阻上產(chǎn)生 300mV 的壓降，額定電壓 3.3V的 VCXO 實(shí)際工作電壓只有不到 3V，易發(fā)生停振等現(xiàn)象。在某光口子卡上，發(fā)生過(guò)某型號(hào)光模塊當(dāng)光纖插上時(shí) SD（光檢測(cè)）信號(hào)上升緩慢，不能正確反映實(shí)際情況的問(wèn)題。

經(jīng)過(guò)檢查發(fā)現(xiàn)濾波電感的直流電阻約為 3 歐姆， 光模塊工作電流約為 100mA， 電感上的壓降導(dǎo)致光模塊的工作電壓只有約 2.9V 左右，在該型號(hào)光模塊上會(huì)出現(xiàn) SD 上升緩慢的故障。另外，對(duì)于濾波電路，應(yīng)保證電感、磁珠或者電阻后的電容網(wǎng)絡(luò)能夠保證關(guān)心的所有頻率下，都能夠保證低阻抗。必要時(shí)應(yīng)采用多種容量的電容并聯(lián)，并局部鋪銅的方式達(dá)到目標(biāo)阻抗。（參見(jiàn)時(shí)鐘驅(qū)動(dòng)芯片濾波電路設(shè)計(jì)部分）。在某單板上，采用了磁珠和 0.1u 電容為時(shí)鐘驅(qū)動(dòng)芯片提供濾波。經(jīng)過(guò)測(cè)試，時(shí)鐘驅(qū)動(dòng)芯片管腳上的紋波高達(dá) 1V 以上。采用多電容并聯(lián)的方式可以有效地為時(shí)鐘芯片提供去耦。

（2）大容量電容應(yīng)并聯(lián)小容量陶瓷貼片電容使用

大容量電容一般為電解電容，其體積較大，引腳較長(zhǎng)，經(jīng)常為卷繞式結(jié)構(gòu)（鉭電容為燒結(jié)的碳粉和二氧化錳） 。這些電容的等效串聯(lián)電感較大，導(dǎo)致這些電容的高頻特性較差，諧振頻率大約在幾百 KHz到幾 MHz 之間（參見(jiàn) Sanyo 公司 OSCON 器件手冊(cè)和 AVX 公司鉭電容器件手冊(cè)） 。

小容量的陶瓷貼片電容具有低的 ESL 和良好的頻率特性，其諧振點(diǎn)一般能夠到達(dá)數(shù)十至數(shù)百 MHz（參見(jiàn)參考文獻(xiàn)《High-speed Digital Design》以及 AVX 等公司陶瓷電容器件手冊(cè)） ，可以用于給高頻信號(hào)提供低阻抗的回流路徑，濾除信號(hào)上的高頻干擾成分。因此，在應(yīng)用大容量電容（電解電容）時(shí)，應(yīng)在電容上并聯(lián)小容量瓷片電容使用。

（3）輸入電容

計(jì)算輸入電容的紋波電流，這個(gè)推導(dǎo)的過(guò)程，利用到積分公式。通過(guò)分析和推導(dǎo)，可以對(duì)電路的工作原理有比較透徹的理解。如果考慮輸出紋波電流。那么電容上的紋波電流的波形為：

由于在上管打開(kāi)的階段，輸入電流的大小即可近似的看成輸出電流的大小。所以只需要將輸出電流的波形疊加在輸入電容的波形上面，可以得到上圖中的波形。

那么按照有效電流定義，我們可以通過(guò)對(duì)電流平方在時(shí)間上的計(jì)算

為了簡(jiǎn)便計(jì)算，我們將能量拆成紋波部分，和直流部分。原先的直流部分，我們直接用乘法進(jìn)行計(jì)算。直流部分，我們按照近似計(jì)算的方法可以得到。交流部分的功耗，我們按照公式計(jì)算可以得到：

所以總的電容上的有效電流為：

如果選用220uF的電容，每個(gè)能承受的有效電流為3.8A。。如果我們計(jì)算出來(lái)輸入電容的有效電流值為7A，則需要選用220uF電容2個(gè)。高分子電解電容能夠承受的有效電流值是有限的。在設(shè)計(jì)時(shí)需要充分考慮電容的承受能力。

4、升壓電路

升壓電源（BOOST）使用必須增加一個(gè)保險(xiǎn)管以防止負(fù)載短路時(shí)，電源直通而導(dǎo)致整個(gè)單板工作掉電。保險(xiǎn)的大小由模塊的最大輸出電流或者負(fù)載最大電流而定升壓電源（Boost）的基本拓?fù)淙缦聢D所示：

當(dāng) Q1 導(dǎo)通時(shí)兩端電阻很小， 電源電壓加在 L兩端，電能轉(zhuǎn)化為磁場(chǎng)存儲(chǔ)在 L 中，此時(shí) D1 截止，避免 C0 上的電壓向 Q1 流動(dòng)。當(dāng) Q1 關(guān)斷時(shí)，L 中的電流不能突變，電源和 L 一起通過(guò) D1 向C0 充電并向負(fù)載供電，得到一個(gè)高于輸入電壓的輸出電壓。由圖中拓?fù)淇梢钥闯觯覀儾荒芡ㄟ^(guò)控制 Q1 的通斷來(lái)切斷輸入和輸出之間的通路或者控制輸出電流。當(dāng)輸出電源短路時(shí)，輸入電源（一般是單板主電源）通過(guò) L 和 D1 直接短路到地。導(dǎo)致的結(jié)果將是L 或者 D1 燒毀且失效模式為開(kāi)路。在 L 或者 D1 燒毀之前，單板電源處于短路狀態(tài)，如果 L 和 D1 電流降額較大，可能導(dǎo)致單板電源保護(hù)而不能上電。為了避免上述問(wèn)題， 建議為升壓電源添加一個(gè)保險(xiǎn)管防止負(fù)載短路， 保險(xiǎn)的大小依照模塊的最大輸出電流或者負(fù)載的最大電流而定。

5、防反接

電源要有防反接處理，輸入電流超過(guò) 3A于 ，輸入電源反接只允許損壞保險(xiǎn)絲；低于或等于 3A，輸入電源反接不允許損壞任何器件電源要有防反接處理，輸入電流超過(guò) 3A，輸入電源反接只允許損壞保險(xiǎn)絲；低于或等于 3A，輸入電源反接不允許損壞任何器件。回路電流較大時(shí)，直流電源反接處理可以按照以下方法處理。原理圖如下所示：

直流電源正常接入時(shí)， 光耦D1由于輸入二極管反偏置， 所以輸出C－E不能導(dǎo)通， 這時(shí)并聯(lián)的NMOS管將由于 G－S 電壓的穩(wěn)壓至 12V，使 D-S 導(dǎo)通。這樣電源回路將能順利形成。電容 C1 是起到緩啟動(dòng)作用的，這樣可以起到防浪涌的目地。電阻 R6、二極管 VD3 構(gòu)成電容 C1 的放電回路。當(dāng)電源反接的時(shí)候，由于光耦輸入二極管正偏置，輸出 C-E 導(dǎo)通，使并聯(lián)的 NMOS 管截止。這樣回路就切斷了，起到了防反接保護(hù)的作用。由于并聯(lián) NMOS 管的 R DS 比較小，損耗小，比較適合于低壓大電流的場(chǎng)合?；芈冯娏鬏^小時(shí)，可以直接在輸入回路中串聯(lián)二極管。反接時(shí)，由于二極管的單向?qū)щ娦?，電源被阻斷?/span>

6、電感

禁用磁飽和電路；禁止選用采用磁飽和電路的電源模塊禁用磁飽和電路，因?yàn)椋?span style="text-indent: 2em;">a、磁飽和電路因?yàn)樗么怒h(huán)的原因?qū)囟缺容^敏感，易在高溫工作時(shí)不穩(wěn)定。b、動(dòng)態(tài)負(fù)載能力差，在磁飽和路負(fù)載最小時(shí)工作最惡劣，易形成輸出不穩(wěn)定。

7、上電時(shí)序

1. 對(duì)于多工作電源的器件，必須滿足其電源上掉電順序要求

對(duì)于有核電壓、IO 電壓等多種電源的器件，必須滿足其上電和掉電順序的要求。這些條件不滿足，很有可能導(dǎo)致器件不能夠正常工作，甚至觸發(fā)閂鎖導(dǎo)致器件燒毀。例如 TMS320C6414T 型 DSP，2005年 5 月之后的 Errata 中說(shuō)明，當(dāng) DVDD 較 CVDD 早上電時(shí)，可能出現(xiàn) PCI/HPI 數(shù)據(jù)錯(cuò)的問(wèn)題。對(duì)于QDR、DDR 內(nèi)存，其上電順序也有要求，否則可能導(dǎo)致閂鎖，造成器件燒毀的后果。當(dāng)有多個(gè)電源時(shí)， 如必要可采用專用的上電順序控制器件確保上電順序。設(shè)計(jì)中應(yīng)保證在器件未加載燒結(jié)文件時(shí)，電源處于關(guān)斷狀態(tài)設(shè)計(jì)中應(yīng)保證在器件未加載燒結(jié)文件時(shí)，電源處于關(guān)斷狀態(tài)。也可以通過(guò)在不同的電源之間連接肖特基二極管確保上電掉電過(guò)程中不會(huì)違反上掉電順序要求。

因?yàn)殡娫茨K、 電源上的電容都會(huì)對(duì)電源上電順序產(chǎn)生影響， 可能出現(xiàn)上電過(guò)程中違反電壓要求的情況，如上右圖所示，所以必須進(jìn)行測(cè)試驗(yàn)證。

2、 多個(gè)芯片配合工作，必須在最慢上電器件初始化完成后開(kāi)始操作當(dāng)多個(gè)芯片配合工作時(shí)， 必須在最慢的期間完成初始化后才能開(kāi)始操作， 否則可能造成不可預(yù)料的結(jié)果。

例如 LVT16244 驅(qū)動(dòng)器具有上電 3 態(tài)功能，即使 OE 端被下拉到地，也需要等到電源電壓上升到一定閾值才會(huì)脫離高阻態(tài)， 而此前 EPLD 等器件可能已經(jīng)開(kāi)始工作， 這樣就可能導(dǎo)致 EPLD 讀到錯(cuò)誤的狀態(tài)。參見(jiàn)前面的說(shuō)明。對(duì)于某些 ROM 等器件，在上電后一段時(shí)間才能開(kāi)始工作，如果在此之前就開(kāi)始讀取，也可能導(dǎo)致數(shù)據(jù)錯(cuò)誤。

8、PCB設(shè)計(jì)

1、 電源?？? 芯片感應(yīng)端在布局時(shí)應(yīng)采用開(kāi)爾文方式很多電源模塊和電源芯片在設(shè)計(jì)時(shí)，采用了獨(dú)立的 Sense 管腳，作為對(duì)輸出電壓的反饋輸入。這個(gè)Sense 信號(hào)應(yīng)該從取用電源的位置引給電源模塊，而不應(yīng)該在電源模塊輸出端直接引給電源模塊，這樣可以通過(guò)電源模塊內(nèi)部的反饋補(bǔ)償?shù)魪碾娫茨K輸出傳輸?shù)綄?shí)際使用電源處路徑帶來(lái)的衰減。如下圖中白色走線所示。

對(duì)于電源監(jiān)控電路等，也應(yīng)該遵守相同的原理，即從實(shí)際需要監(jiān)控點(diǎn)將電源引給監(jiān)控電路，而不是從監(jiān)控電路最近處引給監(jiān)控電路，以確保精確性。

2、Buck電源PCB設(shè)計(jì)要點(diǎn)

1、輸入電容，輸出電容盡量共地；

2、輸出電流過(guò)孔數(shù)量保證通流能力足夠，電流為設(shè)定的過(guò)流值；

3、如果輸出電流大于20A，最好區(qū)分控制電路AGND和功率地GND，兩者單點(diǎn)接地，如果不做區(qū)分，保證AGND接地良好；

4、輸入電容靠近上管的D極放置；

5、Phase管腳因?yàn)槠鋸?qiáng)電流，高電壓的特性，輻射大，需做以下處理

a：Phase相連接的上管的S極，下管的D極和電感一端打平面處理，且不打過(guò)孔，即盡量保證3者和電源芯片在同一個(gè)平面上，且最好放置在top面；

b：Phase平面保證足夠的通流能力的前提下，盡量減小面積；

c：關(guān)鍵信號(hào)遠(yuǎn)離該P(yáng)hase平面；

d：小電流的Phase網(wǎng)絡(luò)直接拉線處理，禁止拉平面；

6、輸入電容的GND，電源輸入因?yàn)樵肼暣螅舾行盘?hào)需遠(yuǎn)離該平面，遵循3W原則，禁止高速信號(hào)在上述地平面打的過(guò)孔中間走線，尤其關(guān)注背板的高速信號(hào)；

7、GATE，BOOT電容走線盡量粗，一般為15mil~40mil；

8、電壓采樣因?yàn)殡娏餍?，容易受干擾，如果為近端反饋盡量靠近電源芯片，如果為遠(yuǎn)端反饋，需走差分線，且遠(yuǎn)離干擾源；

9、DCR電流采樣網(wǎng)絡(luò)，需要差分走線，整個(gè)采樣網(wǎng)絡(luò)盡量緊湊，且需靠近電源芯片放置，溫度補(bǔ)償電阻靠近電感放置；

10、環(huán)路補(bǔ)償電路盡量面積小，減小環(huán)路，靠近電源芯片放置；

11、電感下禁止打孔，一方面防止有些電感為金屬表層，出現(xiàn)短路；一方面因?yàn)殡姼械妮椛浯?，如果下面打孔，噪聲?huì)耦合；

12、MOS管下需打過(guò)孔進(jìn)行散熱，過(guò)孔數(shù)量按照輸出最大電流計(jì)算，非過(guò)流值；

13、電源芯片底部打過(guò)孔到背面進(jìn)行散熱處理，覆銅越大散熱越好，最好部分亮銅處理；